向波
- 作品数：12 被引量：19H指数：3
- 供职机构：复旦大学更多>>
- 发文基金：上海市科学技术委员会资助项目国家重点实验室开放基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于TDMP的高速可配置QC-LDPC码解码器
- 本发明属于无线通信和微电子技术领域，具体为基于TDMP的高速可配置QC-LDPC解码器。该解码器采用对称四级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆奇偶集划分，横向更新和纵向更新按行序串行扫描，每个时钟周期...
- 向波鲍丹黄双渠曾晓洋
- 基于TDMP优化算法的QC-LDPC译码器VLSI实现被引量：4
- 2009年
- 在对TDMP算法优化的基础上,提出了一种LDPC译码器VLSI架构和实现方法.与目前已经存在的LDPC译码器相比,这种实现方法的优势主要有:1)能够实现快速收敛,将译码迭代次数降低为经典方法的50%以下,进而降低功耗;2)用于存储中间置信信息的存储器使用量比传统方法减少50%以上,大大减少芯片面积;3)校验节点置信度更新采用归一化Min-Sum算法(NMS),降低计算复杂度,选取的校正因子保证了译码器的BER性能;4)充分利用校验矩阵的准循环特点,实现规整的芯片内部互连线,减小布线难度.用这种架构实现了符合中国数字电视地面传输标准(DTMB)的LDPC译码器:融合3种码率;芯片规模为58万门;时钟频率为100MHz,数据吞吐率为107Mbps.
- 鲍丹向波申睿陈赟曾晓洋
- 关键词：QC-LDPCNMSDTMB
- 一种低功耗多模QC－LDPC码解码器及其工作方法
- 本发明涉及一种低功耗多模QC－LDPC码解码器硬件结构及其工作方法，解码器主要包括输入输出缓存、存储器阵列、算术逻辑运算阵列、互连网络和主控制器等部分，采用并行度为b的阵列式架构，以保证较高的数据吞吐量。其工作方法采用优...
- 向波鲍丹黄双渠曾晓洋
- 文献传递
- 一种基于SIMD结构的多标准LDPC译码器电路
- 本发明提供一种基于SIMD结构的多标准LDPC译码器电路，由输入缓冲单元、主控制器、指令存储器、本征信息存储器、后验信息存储器和外信息存储器、奇偶校验和输出缓冲单元以及处理单元阵列构成。所述的处理单元阵列由多个并行的处理...
- 黄双渠向波鲍丹陈赟曾晓洋
- 文献传递
- OFDM系统中高性能LDPC码解码器的研究与实现
- 随着多媒体广播、蜂窝通信、VLSI技术不断向前发展,移动用户数量和业务成指数关系增长。下一代通信系统必然具有大容量、高速度以及低功耗的特点。由于全球无线电环境千变万化,各种标准层出不穷,多模式可配置移动终端是大势所趋。为...
- 向波
- 关键词：解码器前向纠错码矩阵变换准循环低密度奇偶校验码
- 文献传递
- 一种基于TDMP的高速可配置QC-LDPC码解码器
- 本发明属于无线通信和微电子技术领域，具体为基于TDMP的高速可配置QC-LDPC解码器。该解码器采用对称四级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆奇偶集划分，横向更新和纵向更新按行序串行扫描，每个时钟周期...
- 向波鲍丹黄双渠曾晓洋
- 文献传递
- 基于TDMP的超高速低功耗QC-LDPC码解码器
- 本发明属于无线通信和微电子技术领域，具体为一种基于TDMP的超高速低功耗低密度奇偶校验码(QC-LDPC)解码器。通过对称六级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆四象限划分以及读写旁路技术，解码器按行序...
- 向波鲍丹黄双渠曾晓洋
- 文献传递
- 基于TDMP的超高速低功耗QC-LDPC码解码器
- 本发明属于无线通信和微电子技术领域，具体为一种基于TDMP的超高速低功耗低密度奇偶校验码(QC-LDPC)解码器。通过对称六级流水线、行块和列块交织、非零子矩阵重排序、和值寄存器堆四象限划分以及读写旁路技术，解码器按行序...
- 向波鲍丹黄双渠曾晓洋
- 一种通用的低成本QC-LDPC码译码结构
- 2010年
- 提出一种通用的QC-LDPC码译码器架构.该架构采用一种特殊的绑定结构和一个可配置的循环移位网络,实现了多码率变码长的LDPC译码,可以应用在多标准数字通信系统中.同时,该结构使存储单元的利用率提高了13倍.提出的可配置数据交换网络可以使存储单元和运算单元之间的连线规则化,降低了连线复杂度.基于该结构,本文实现了符合中国数字电视地面传输标准DTMB中LDPC译码器,在SMIC0.18um标准COMS工艺下,芯片面积约为8mm2;在时钟频率50MHz,迭代次数15次,8比特量化的条件下,吞吐率可达91Mbps.
- 申睿邓运松向波陈赟曾晓洋
- 关键词：QC-LDPC码
- 高效可配置FFT处理器的VLSI设计及其应用被引量：5
- 2009年
- 针对正交频分复用通信系统中的快速傅里叶变换(FFT)处理器的硬件实现,提出一种高效可配置的VLSI结构.在基于存储器的FFT架构基础上,采用一种双路并行处理的数据通路和一种有效的控制方案,节省了硬件面积并提高了系统运算的效率.此外,对FFT的蝶形运算单元进行了优化,使其能处理多种运算模式.基于该结构的FFT处理器已应用于DVB-T/H系统中,并在SMIC 0.18μm工艺下进行了逻辑综合、Layout以及功耗分析,等效逻辑门数为56 k,在20 MHz工作频率下功耗约为33.5 mW.与FFT结构相比,该结构有效地减少了硬件面积和功耗.
- 肖昊向波陈赟曾晓洋
- 关键词：快速傅里叶变换流水线正交频分复用
