您的位置: 专家智库 > >

杨晓刚

作品数:6 被引量:1H指数:1
供职机构:中国电子科技集团第五十八研究所更多>>
发文基金:国家科技重大专项更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 4篇专利
  • 2篇期刊文章

领域

  • 4篇自动化与计算...

主题

  • 3篇指令CACH...
  • 3篇DSP
  • 2篇地址寄存器
  • 2篇信号
  • 2篇信号处理
  • 2篇信号处理器
  • 2篇整数运算
  • 2篇整体性能
  • 2篇数字信号
  • 2篇数字信号处理
  • 2篇数字信号处理...
  • 2篇流水线
  • 2篇接口
  • 2篇寄存器
  • 2篇CPU
  • 2篇DSP处理
  • 2篇DSP处理器
  • 2篇并行处理
  • 2篇并行处理能力
  • 2篇存储器

机构

  • 6篇中国电子科技...
  • 1篇江南大学

作者

  • 6篇杨晓刚
  • 5篇屈凌翔
  • 4篇黄嵩人
  • 4篇张庆文
  • 1篇张树丹

传媒

  • 1篇计算机工程与...
  • 1篇电子与封装

年份

  • 1篇2016
  • 2篇2014
  • 2篇2012
  • 1篇2011
6 条 记 录,以下是 1-6
排序方式:
一种高性能DSP处理器中的指令多发射方法
本发明公开了一种高性能DSP处理器中的指令多发射方法。这种多发射机制的实现包括指令Cache的组织结构,能够支持多条指令的取指;指令的对齐与预取,能够根据CPU发送的取指地址快速定位到所需的指令;指令的多发射装置,能够根...
杨晓刚张庆文黄嵩人屈凌翔
文献传递
DSP中指令Cache的低功耗设计被引量:1
2011年
设计了一种低功耗指令Cache:通过在CPU与一级指令Cache之间加入Line Buffer,来减少CPU对指令Cache的访问次数,从而降低指令Cache的功耗。此外在Line Buffer控制器中添加了重装控制单元,当指令Cache发生缺失时,能将片外存储单元中的指令直接送给CPU,从而最大限度地减少由于Cache缺失所引起CPU取指的延迟。经验证,该设计在降低功耗的同时,还提升了指令Cache的性能。
杨晓刚屈凌翔张树丹
关键词:CACHELINEBUFFER低功耗
一种高性能DSP处理器中的指令多发射方法
本发明公开了一种高性能DSP处理器中的指令多发射方法。这种多发射机制的实现包括指令Cache的组织结构,能够支持多条指令的取指;指令的对齐与预取,能够根据CPU发送的取指地址快速定位到所需的指令;指令的多发射装置,能够根...
杨晓刚张庆文黄嵩人屈凌翔
支持SIMD的32位三发射的数字信号处理器
本发明公开了一种支持SIMD的32位三发射的数字信号处理器。本发明包含3条并行发射的流水线:数据存取流水线、整数运算流水线、向量运算流水线,每条流水线具备独立的译码和执行单元,并支持SIMD操作。本发明主要由程序存储器接...
屈凌翔张庆文黄嵩人杨晓刚
文献传递
一种多通道缓冲串口的设计与实现
2016年
设计了一种多通道缓冲串口。在标准串口的功能基础上,增加了多通道控制逻辑来实现串口分时复用。并且加入数据压缩扩展逻辑,能够按照a律或者u律格式对数据进行压缩和扩展。逻辑综合结果表明,该通信串口具有良好的性能,可广泛应用于数字信号处理系统中。
杨晓刚强小燕刘太广
关键词:多通道
支持SIMD的32位三发射的数字信号处理器
本发明公开了一种支持SIMD的32位三发射的数字信号处理器。本发明包含3条并行发射的流水线:数据存取流水线、整数运算流水线、向量运算流水线,每条流水线具备独立的译码和执行单元,并支持SIMD操作。本发明主要由程序存储器接...
屈凌翔张庆文黄嵩人杨晓刚
共1页<1>
聚类工具0