曹伟
- 作品数：6 被引量：11H指数：2
- 供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家重点实验室开放基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 利用GPU加速基于稀疏网格的SSTA
- 2011年
- 提出一种利用图形处理单元(Graphics Processing Unit,GPU)加速统计静态时序分析的方法,利用稀疏网格减少统计静态时序分析中时序图各节点的配置个数,在GPU上构建复杂的时序图数据结构后并行计算各节点的不同配置,达到加速统计静态时序分析的目的。测试结果表明,提出的方法能够在不损失精度的前提下,将统计静态时序分析运行速度平均提高300倍以上。随着现代集成电路规模的持续增大和集成电路工艺的不断发展,这种新型快速的统计静态时序方法能够有效提高时序分析的速度和效率。
- 叶晓敏周学功曹伟王伶俐
- 关键词：图形处理单元
- 一种用于H.264编解码的新型高效可重构多变换VLSI结构被引量：7
- 2009年
- H.264/AVC标准采用了4×4整数变换.本文针对4×4正反变换分别提出了两个新的二维直接信号流图.在此基础上,设计了一个支持多变换的可重构高性能二维结构.该结构无需转置寄存器.采用0.18微米CMOS工艺实现了该电路结构.结果表明,该结构同现有典型结构相比具有更高的效率.同采用三个独立的单一变换结构实现的ASIC相比,可重构结构以较少的效率下降(14.4%)获得了较大的芯片面积节省(61.1%).在100MHz的时钟频率下工作,该电路即可实时处理分辨率为4096×2048、每秒60帧的高质量视频序列.
- 曹伟洪琪侯慧童家榕来金梅闵昊荆明娥
- 关键词：整数变换信号流图H.264
- 用于H.264编解码的面向HDTV应用的动态可重构多变换VLSI结构
- 2011年
- 提出了一种新的支持MPEG-4 AVC/H.264标准4×4整数变换的动态可重构结构.首先,针对4×4正反变换分别推导了两个新的二维直接信号流图.进而设计了一个面向HDTV应用的动态可重构多变换结构.该结构无需转置寄存器且计算单元仅需16个加法器(减法器).采用0.18μm CMOS工艺实现了该电路结构.结果表明,最高工作频率可达200MHz,电路规模仅为5140门,最大功耗仅为15.64mW.在100MHz的时钟频率下工作,该电路即可实时处理HDTV 1080P的高质量视频序列.对比现有结构,在HDTV应用中,该结构在面积和功耗方面优势明显.
- 洪琪曹伟童家榕
- 关键词：H.264整数变换信号流图
- 一种快速高效的二维一级小波变换的硬件实现被引量：2
- 2008年
- 提出了一种针对9/7小波滤波器的二维一级小波变换的硬件平台,整体结构采用流水方式实现,数据分组输入,列变换采用多个小波变换单元,行变换模块为可重构硬件结构,行列变换之间不需要片上存储器。与已有结构相比,该结构可以通过更少的硬件资源消耗获得更高的处理速度。
- 侯慧曹伟张钒炯来金梅童家榕
- 关键词：小波变换
- 抗软错误SRAM单元设计
- 2011年
- 随着半导体工艺技术的发展,节点电容和电源电压的减小加剧了软错误对集成电路设计的影响.高能带电粒子入射SRAM单元敏感节点引起的软错误可能通过改变基于SRAM的FPGA的存储单元配置而改变芯片功能.在此类型FPGA芯片内,SRAM单元存放着FPGA的配置数据,因此增强SRAM的抗软错误性能是提升FPGA芯片可靠性的最有效方式之一.提出了一种具有良好抗软错误性能的SRAM单元结构8T-SRAM,并采用工业级65 nm CMOS工艺库对6T-SRAM,ASRAM0以及8T-SRAM单元的读/写速度、漏电功耗以及抗软错误性能进行了Spice仿真验证.仿真结果表明8T-SRAM结构抗软错误性能比传统的6T-SRAM以及ASRAM0更好,其软错误率比6T-SRAM结构减少了44.20%.
- 缪斯王伶俐曹伟童家榕
- 关键词：静态随机存取存储器软错误
- 动态可重构技术浅述被引量：2
- 2008年
- 动态可重构技术可以利用可重配置硬件的灵活性,使可重配置硬件不同时刻完成不同的功能。分析表明,通过对可重配置硬件的复用进而扩大硬件的等效规模,可以节省硬件资源的面积、输入/输出管脚和系统的功耗等。研究了动态可重构技术包含的内容,讨论了动态可重构系统设计过程中需要考虑的问题并描述了其发展趋势。
- 侯慧曹伟王健来金梅童家榕
- 关键词：动态可重构可重构计算
