曾强
- 作品数：6 被引量：0H指数：0
- 供职机构：西安交通大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：电子电信更多>>
- 基于EPP并口的视频芯片验证
- 2006年
- 增强型并口(EPP)是一种PC机与外设之间简单而可靠的通讯手段。文章使用硬件描述语言Verilog,实现了基于该协议数据读写规范的EPP上传和下载IP核设计,以标准的同步FIFO接口,为FPGA原型与PC机提供实时芯片验证的中间输出和测试矢量输入。并以JPEG2000编码芯片和数字视频解码芯片的验证实例,说明了该IP核在复杂芯片设计的实时验证中的有效应用。
- 梅魁志黄畅曾强吴奇
- 关键词：EPPIP核JPEG2000编码器数字视频解码器
- 基于多流水控制与缓存优化的MPEG－2视频解码控制方法
- 本发明公开了一种基于多流水控制与缓存优化的MPEG－2视频解码控制方法，采用由视频码流解析模块单元VSP，可变长解码模块单元VLD与RLD、IZZ、IQ、IDCT模块构成宏观流水线结构，使用缓存匹配MPEG－2的功能模块...
- 梅魁志郑南宁曾强周华锋胡丽娟张学臻赵晨
- 文献传递
- JPEG2000中高速Tier1编码器的VLSI设计
- 2006年
- 提出并实现了一种用于JPEG2000编码芯片中高速Tier1编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术,实现了一种0状态存储器的多并行流水位平面编码器;并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路,使算术编码速度平均为1.3上下文编码记号对/时钟;对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下,最高编码速度为85M小波系数/s。用SMIC0.25μm工艺库综合时,门电路为6.3万门,片上存储器为26kb(码块大小32×32),关键路径为5.2ns。
- 梅魁志郑南宁吴奇曾强袁泽剑
- 关键词：JPEG2000算术编码器
- MPEG-2视频解码器的并行结构研究
- 曾强
- 一种基于寄存器组的行程解码与反扫描实现方法
- 一种基于寄存器组的行程解码与反扫描的实现方法：在行程解码与IDCT之间仅使用寄存器组实现行程解码与反扫描，并可于反量化、IDCT流水工作。对于行程解码的按扫描顺序输入的32个前半部基本块系数，仅用其中非零系数更新寄存器组...
- 曾强梅魁志郑南宁高剑王西京
- 文献传递
- 一种基于寄存器组的行程解码与反扫描实现方法
- 一种基于寄存器组的行程解码与反扫描的实现方法：在行程解码与IDCT之间仅使用寄存器组实现行程解码与反扫描，并可于反量化、IDCT流水工作。对于行程解码的按扫描顺序输入的32个前半部基本块系数，仅用其中非零系数更新寄存器组...
- 曾强梅魁志郑南宁高剑王西京
- 文献传递
