您的位置： 专家智库 > >

奚杰

作品数：8 被引量：21H指数：3
供职机构：中国科学院微电子研究所更多>>
发文基金：国家高技术研究发展计划国家电子信息产业发展基金国家自然科学基金更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 8篇中文期刊文章

领域

  • 4篇电子电信
  • 4篇自动化与计算...

主题

  • 7篇多核
  • 3篇H.264
  • 2篇多核DSP
  • 2篇多核系统
  • 2篇信号量
  • 2篇邮箱
  • 2篇核系统
  • 2篇SYSTEM...
  • 2篇DSP
  • 2篇处理器
  • 1篇多核处理
  • 1篇多核处理器
  • 1篇多核平台
  • 1篇异构
  • 1篇异构多核
  • 1篇异构多核DS...
  • 1篇硬件
  • 1篇帧内预测
  • 1篇软硬件
  • 1篇软硬件协同

机构

  • 8篇中国科学院微...
  • 4篇河南大学
  • 2篇中国科学技术...

作者

  • 8篇陈杰
  • 8篇奚杰
  • 5篇刘建
  • 4篇敖天勇
  • 3篇许汉荆
  • 2篇朱玥
  • 1篇孟思远
  • 1篇张伟风

传媒

  • 4篇微电子学与计...
  • 1篇哈尔滨工业大...
  • 1篇国外电子测量...
  • 1篇哈尔滨工程大...
  • 1篇科学技术与工...

年份

  • 1篇2011
  • 5篇2010
  • 1篇2009
  • 1篇2008
共 8 条 记 录，以下是 1-8
全选 清除 导出
排序方式：
H.264在多核平台上的并行性分析被引量：4
2010年
针对视频协议H.264,研究了其在多核平台的上的并行性.基于宏块层的数据划分,采用CPU负责熵解码,每个DSP负责计算一个宏块数据的任务分配方式,实现宏块级并行解码H.264.利用邮箱通讯,在DSP间实现处理宏块数据的环形流水线,降低了由于宏块数据依赖性而引起的DSP间相互等待时间.多核平台相对于单核DSP取得了约3倍的加速比.分别对I帧和P帧进行了并行性分析,指出了其对并行性的不同影响及其影响大小.仿真结果证明了分析的正确性.
奚杰陈杰刘建敖天勇
关键词：多核H.264DSP
基于SystemC的片上网络全系统模拟器
2010年
设计了一个基于SystemC的可配置片上网络(NoC)全系统模拟器.该模拟器实现了路由器、处理节点、存储节点及IO节点的周期精确的事务级建模,同时具备分析各路由器节点性能及影响因素的功能.实验结果表明该模拟器具有快速、灵活及准确性高的优点,在2.4GHz的IntelCore2处理器上对4×4的NoC进行周期精确的仿真约为130kcycles/s,测试程序在该模拟器运行的结果与系统实现后的实际结果相差小于4%.
刘建陈杰奚杰敖天勇许汉荆
关键词：片上网络仿真器事务级建模
基于CostarⅡ的异构多核DSP设计与实现被引量：2
2010年
基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个RISC处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.
敖天勇陈杰刘建许汉荆奚杰张伟风
关键词：多核DSP共享存储RISC
帧内预测在多核系统上的并行实现
2010年
由于H.264的帧内预测造成了I帧的宏块具有数据依赖性,导致多核系统无法并行处理。针对这种情况,分别对intra4×4和intra16×16类型的宏块进行处理。如果当前宏块是inra4×4类型,则解码完毕任一处于最右边一列的子宏块后就通过邮箱把数据发送给下一个宏块以开始其帧内预测。如果当前宏块是intra16×16类型,则首先对最右边的一列数据进行帧内预测,然后和残差数据相加,得到解码后的数据并通过邮箱传送给下一个宏块以开始其帧内预测。分别对相邻宏块的4种情况做了详细的分析,给出了其并行方法。仿真结果表明,使用该方法后,单个宏块解码时间减少,DSP访问存储器的次数减少。多核系统的并行度得到提高。
奚杰陈杰
关键词：帧内预测多核H.264DSP
利用SystemC实现多核系统的快速建模被引量：12
2010年
在多核系统设计中,传统的Verilog/VHDL等语言由于仿真速度慢的缺点,不适合多核处理器建模.为实现快速建模,文中利用SystemC对多核处理器进行建模,并且给出了处理器、共享存储区、信号量、邮箱、自旋锁等模块的建模方法.通过详细的性能分析,寻找系统的性能瓶颈并改进设计.在此基础上,采用手动翻译的方法,实现了可综合的Verilog多核处理器模型.仿真结果显示,SystemC模型相对于Verilog模型可以使仿真速度提高约15倍,并且建模简单,周期级的仿真精确性较高.
奚杰陈杰朱玥
关键词：多核SYSTEMC信号量邮箱自旋锁
一种多核DSP的动态存储器分配设计方法被引量：2
2008年
文中描述了一种基于同芯Ⅱ的四核DSP并行系统设计.重点介绍了在传统UMA多核处理器基础上进行改进的共享内存模块设计.该共享内存模块采用动态配置,最大限度地利用了系统的资源.通过增加或减少多路选择器的个数,设计者可以在提高系统性能与降低电路复杂度之间有更大的选择空间.
孟思远刘建奚杰陈杰
关键词：UMA共享内存
SystemC建模在多核处理器设计中的应用被引量：3
2009年
"同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器。本文将电子系统级(Electronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visual Studio和Modelsim等工具进行软硬件协同设计、验证。实践证明利用SystemC模型进行软硬件协同设计有效提高了开发并行度,缩短开发周期,为验证和性能优化提供了详尽的参考数据,简化了调试。
许汉荆陈杰刘建敖天勇奚杰
关键词：多核处理器软硬件协同设计
高性能同构多核媒体处理器
2011年
为了大幅提高处理器的处理能力,设计了一款5核结构的同构多核处理器并实现了H.264在多核处理器上的并行解码.该多核处理器采用1个CPU作为主控处理器,另外的4个CPU作为受控处理器被调用,5个CPU可以同时访问1块32 KWord的共享存储器,任意2个CPU之间可以通过邮箱、信号量、硬件锁实现点对点的通讯.其中,主控处理器负责码流解析、帧内预测模式、运动向量、边界强度的计算,并把中间数据存储到共享存储器中;4个受控处理器每次取1行宏块数据处理.试验结果表明,采用行并行的解码方式,5核系统较传统的双核系统达到约3.6倍的加速比.该并行解码方法同样适用于其他的视频协议,具有广泛的通用性.
奚杰朱玥陈杰
关键词：多核邮箱H.264信号量
全选 清除 导出
共1页<1>
聚类工具0