您的位置： 专家智库 > >

龙强

作品数：3 被引量：1H指数：1
供职机构：中航工业西安航空计算技术研究所更多>>
发文基金：中国人民解放军总装备部预研基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 3篇SATA
  • 3篇产生器
  • 1篇电磁
  • 1篇电磁兼容
  • 1篇电荷
  • 1篇电荷泵
  • 1篇抖动
  • 1篇时钟
  • 1篇时钟产生
  • 1篇时钟产生器
  • 1篇双电荷
  • 1篇锁相
  • 1篇锁相环
  • 1篇小数分频
  • 1篇分频
  • 1篇SIGMA-...

机构

  • 3篇中航工业西安...

作者

  • 3篇田泽
  • 3篇王晋
  • 3篇龙强
  • 2篇唐龙飞
  • 1篇邵刚

传媒

  • 2篇无线电工程
  • 1篇无线电通信技...

年份

  • 2篇2017
  • 1篇2016
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种SATA Ⅲ失调锁相环扩频时钟产生器设计
2016年
扩频时钟产生器可以分散频率谐波的能量、减小单位带宽内的辐射能量,因此,扩频时钟产生器广泛应用在SATA Ⅲ等系统中。给出了一种基于失调锁相环技术的SATA Ⅲ扩频时钟产生器的设计方法。在扩频时钟产生器中,一个低频扩频信号和一个直接数字频率合成器进行频率合成,然后和一个高频信号混频,产生一个更高的调制参考源。扩频时钟产生器采用1.2 V 0.13μm CMOS工艺,功耗为21.16 m W,主要的频率功率减小了16 d B,芯片面积0.7*0.45 mm2。测试结果表明,采用失调锁相环技术,扩频时钟产生器具有较低的时钟抖动,较小的EMI辐射功率,较好地满足了SATA Ⅲ的需求。
龙强田泽唐龙飞王晋
关键词：锁相环SATA
采用快速建立双电荷泵技术的扩频时钟产生器设计
2017年
传统的扩频时钟产生器具有较长的建立时间,同时芯片面积较大。针对上述问题,给出了一种采用快速建立双电荷泵技术的低抖动分数扩频时钟产生器(SSCG)的设计。快速建立双电荷泵技术不但可以减小芯片面积,而且通过控制SSCG建立过程中电荷泵(CP)的工作顺序来缩短建立时间。SSCG中的多模分频器采用差分动态触发器技术来减小芯片面积,降低功耗和抖动。SSCG采用0.13μm CMOS工艺制造,3.91μs的建立时间远快于采用传统SSCG技术的8.11μs,在1.5 GHz 250个周期内随机抖动和总抖动分别为2.7 psrms和3.3 psrms。EMI减小了10 d B,符合SATA的技术要求。芯片面积为0.3 mm×0.7 mm,功耗为18 m W。测试结果表明,采用快速建立双电荷泵技术,建立时间大幅度缩短,芯片面积也有了较大的优化。
龙强田泽王晋唐龙飞
关键词：电荷泵抖动SATA电磁兼容
一种SATA Ⅲ的Sigma-Delta小数分频扩频时钟产生器设计被引量：1
2017年
整数分频扩频时钟产生器具有较大的频率分辨率,不能满足SATA Ⅲ的要求,针对该问题提出了一种SATA Ⅲ的6 GHz Sigma-Delta小数分频扩频时钟产生器的设计。扩频时钟产生器基于65 nm CMOS工艺,采用了数字MASH SigmaDelta频率调制技术和一个产生33 k Hz的三角波产生器,输出频率达到6 GHz,向下扩频达到5 000 ppm。测试结果表明,在1.2 V的电源电压下,功耗为48 m W,非扩频时钟的峰峰抖动为8 ps,电磁干扰降低了15 d B。Sigma-Delta小数分频扩频时钟产生器克服了整数分频器扩频时钟产生器的缺点,较好地满足了SATA Ⅲ的要求。
龙强田泽邵刚王晋
关键词：SIGMA-DELTA小数分频
全选 清除 导出
共1页<1>
聚类工具0