您的位置： 专家智库 > >

王进

作品数：1 被引量：2H指数：1
供职机构：成都信息工程大学光电技术学院更多>>
发文基金：四川省科技支撑计划更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇自动化与计算...

主题

  • 1篇平板探测器
  • 1篇模拟前端
  • 1篇仿真
  • 1篇VERILO...

机构

  • 1篇成都信息工程...

作者

  • 1篇孙辉
  • 1篇朱兴华
  • 1篇杨定宇
  • 1篇王进
  • 1篇赵地
  • 1篇李小辉

传媒

  • 1篇电子科技

年份

  • 1篇2017
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
基于Verilog的模拟前端时序的实现方法被引量：2
2017年
针对如何高精度、高速实现模拟前端时序的问题,提出了一种用于平板探测器的模拟前端时序的Verilog实现方法。Verilog语言的编程整体上采用模块化设计,主要包含电荷采集模块、数据读出模块和计数器模块。利用锁相环技术设置各模块不同的时钟信号,通过编写有限状态机和改进型计数器实现各模块的时序。仿真结果表明,该编程方法满足了时序高精度实现的需求,具有运行速度快、灵活性高等特点,达到了预期效果。
赵地朱兴华孙辉杨定宇王进李小辉
关键词：平板探测器模拟前端VERILOG仿真
全选 清除 导出
共1页<1>
聚类工具0