路伟
- 作品数：6 被引量：10H指数：2
- 供职机构：西安理工大学自动化与信息工程学院更多>>
- 发文基金：陕西省普通高等学校重点学科专项资金建设项目陕西省自然科学基金陕西省教育厅科研计划项目更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 全插值分像素运动估计VLSI结构
- 2015年
- 提出一种高效的分像素运动估计VLSI结构。通过采用对整个搜索窗口进行并行插值,并设计数据路由结构对数据流进行分配存储的方法,在节省存储空间的同时,有效降低了存储器的访问次数,提高了数据利用率,解决了分像素运动估计数据存储量大、搜索窗口访存次数多以及搜索时间长的问题。在SMIC 0.13μm工艺下,用Synopsys DC进行逻辑综合。在时钟频率300 MHz下,处理1080P的视频图像,速度可以达到65 frame/s。
- 孔睿余宁梅路伟王冬芳任茹
- 可扩展32位微处理器指令多发射技术的研究被引量：1
- 2011年
- 在研究32位MIPS架构流水线的基础上,设计出一种指令发射高密度、低气泡、高吞吐的多发射结构,结合其特定的优化策略,该结构实现指令8发射的功能,有效提高指令发射效率,提高系统主频。并以此平台,实现具有发射模式自适应可配的结构体系。整个设计在可扩展指令微处理器中进行应用实现,工作频率达300MHz,达到预期目标。
- 王琦瑛余宁梅路伟
- 一种wallace树压缩器硬件结构的实现被引量：4
- 2011年
- 设计了一种用于32位浮点乘法器尾数乘部分的wallace树压缩器的硬件结构实现方法,通过3-2和4-2压缩的混合搭配,构成一种新的wallace树压缩器,采用verilog硬件描述语言实现RTL级代码的编写,并使用VCS进行功能仿真,然后在SMIC0.13μm的工艺下,用synopsys DC进行逻辑综合、优化。结果表明,这种压缩器在部分积的压缩过程中,有效地提高了运算速度,并在很大程度上减小了硬件实现面积。
- 管幸福余宁梅路伟
- 可配置并行HEVC去块滤波VLSI设计被引量：1
- 2014年
- 提出了一种滤波单元数可配置的HEVC去块滤波器VLSI结构。通过对HEVC的去块滤波算法分析,针对滤波块间相互独立进行滤波的特性,设计了滤波单元数可配置的并行结构。该结构将滤波单元设计成基本单元,数量可调节。在提高了吞吐率和计算效率的同时,解决了VLSI设计中面积过大的问题。并设计了转置模块,有效地对数据进行调整,以提高流水线运行效率。在SMIC 0.13μm工艺库下,进行逻辑综合,滤波单元采用4个,系统总门数为59.7K。在时钟频率300MHz下,可处理3840×2160@33fps的视频序列。
- 路伟余宁梅南江涵王冬芳
- 关键词：去块滤波可配置
- 基于H.264高档次标准的一种新颖的8×8/4×4SATD硬件实现
- 2010年
- 支持8×8/4×4自适应变换是H.264高档次标准的一个重要特性,残差变换绝对值和(sumof absolute transformed difference,SATD)是各种模式下预测残差代价的评判准则。根据SATD的运算特点,提出一种高度并行的流水线结构,通过两级1-D变换实现2-D哈达码变换。采用3-2压缩器代替传统的加法器实现和值相加,提高了运算速度。在SMIC 0.13μm CMOS工艺库下的实验结果表明,利用上述思想设计的4×4 SATD以及8×8 SATD电路在300 MHz的时钟频率下每秒钟处理的像素数分别为4.8G和19.2G,远远超过了高清视频应用中1920×1080视频序列30帧/s的实时编码需求。
- 顾梅花余宁梅姜婵路伟
- 关键词：H.264硬件实现
- 并行可配置的HEVC熵编码的VLSI结构被引量：4
- 2014年
- 提出了一种并行的可配置HEVC熵编码的VLSI结构。通过对HEVC参考软件算法分析,针对HEVC中CABAC编码采用高度并行的语法元素处理方式,设计了针对CABAC中语法元素并行处理的硬件结构。同时采用可配置的PE-Array结构,在提高了吞吐率和计算效率的同时,平衡了VLSI设计中面积过大的问题。在SMIC 0.13μm工艺库下,进行了逻辑综合,系统总门数为16.2 K,片上存储为20.8 KB。在时钟频率300 MHz下,可处理3 840×2 160@30 frame/s的视频序列。
- 路伟余宁梅南江涵王冬芳
- 关键词：可配置
