您的位置: 专家智库 > >

叶丰

作品数:8 被引量:24H指数:3
供职机构:杭州国芯科技股份有限公司更多>>
发文基金:浙江省自然科学基金国家科技支撑计划更多>>
相关领域:电子电信文化科学更多>>

文献类型

  • 8篇中文期刊文章

领域

  • 6篇电子电信
  • 2篇文化科学

主题

  • 6篇数字滤波
  • 6篇数字滤波器
  • 6篇滤波器
  • 5篇FIR数字滤...
  • 5篇FPGA
  • 4篇FIR滤波
  • 4篇FIR滤波器
  • 3篇ASIC
  • 2篇外推
  • 2篇课外科技活动
  • 2篇冲激
  • 2篇冲激响应
  • 1篇单片
  • 1篇单片机
  • 1篇低复杂度
  • 1篇数字滤波器设...
  • 1篇速率
  • 1篇图表示
  • 1篇滤波器设计
  • 1篇基于FPGA

机构

  • 8篇浙江工业大学
  • 8篇杭州国芯科技...
  • 5篇浙江财经大学

作者

  • 8篇徐红
  • 8篇叶丰
  • 6篇黄朝耿
  • 1篇李刚

传媒

  • 4篇电子技术应用
  • 2篇电气电子教学...
  • 1篇电视技术
  • 1篇电子学报

年份

  • 1篇2017
  • 1篇2016
  • 1篇2015
  • 3篇2014
  • 1篇2013
  • 1篇2012
8 条 记 录,以下是 1-8
排序方式:
积木式课外科技活动实验系统被引量:2
2014年
本文讨论了笔者开发的积木式课外科技活动实验系统。该实验系统具有可重构、灵活、易扩展、兼具数据处理和控制等特点,因此可以实现多种应用设计的开发。学生在课堂之外利用本系统能够独立动手实践,熟悉基本的电子电路知识,提高软硬件开发能力和创新能力。
徐红叶丰
关键词:课外科技活动FPGA单片机
基于子项空间技术的低复杂度FIR滤波器实现被引量:3
2014年
基于子项空间共享技术,利用硬件描述语言编程,在FPGA上对FIR数字滤波器进行了实现。该设计将常系数乘法模块用加法和移位操作来实现,并利用子项共享有效地减少加法器个数。综合结果表明,所提方法可以有效节省硬件资源,降低实现成本,适用于低功耗数字系统设计。
徐红叶丰黄朝耿
关键词:FIR数字滤波器FPGA
基于FPGA的课外科技活动实验系统的设计被引量:4
2013年
本文开发了一套基于FPGA的课外科技活动实验系统。它具有通用、灵活、易扩展和数据处理能力强等优点,可以实现多种综合实验项目的开发,且易于在电子设计竞赛等科技活动中应用。此系统的开发对提高学生的硬件开发能力、解决实际问题的能力及创新能力都有非常积极的作用。
徐红叶丰
关键词:FPGA课外科技活动
高速率低功耗FIR数字滤波器实现被引量:1
2014年
利用硬件描述语言在ASIC上对FIR数字滤波器进行了设计和综合。利用子项空间技术有效地减少了多常系数乘法中加法器的个数,并通过限制加法器深度来进一步降低高速率约束条件下的实现难度。综合结果表明,该方法可以有效降低硬件的实现面积,适用于高吞吐率低功耗的数字系统设计。
徐红叶丰黄朝耿
关键词:FIR数字滤波器ASIC
带残余补偿的外推冲激响应低成本FIR滤波器实现被引量:1
2015年
基于带残余补偿的外推冲激响应设计技术,利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数,有效降低了FIR滤波器常系数乘法的复杂度,并通过残余补偿降低滤波器阶数,同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗,适用于低成本数字系统设计。
叶丰徐红黄朝耿
关键词:FIR数字滤波器ASICFPGA
一种设计IIR数字滤波器的参数化方法被引量:13
2012年
基于连续时间状态空间结构和广义双线性变换,提出了一种设计无限冲激响应(IIR)数字滤波器的参数化方法.优点是稳定区域包含了整个参数空间,因此可以采用无约束优化方法.给出了仿真实例,并与已有的设计方法进行了比较,其通带波动、阻带衰减、群迟延等性能更为优越.
徐红李刚黄朝耿叶丰
关键词:IIR数字滤波器设计参数化
基于外推补偿技术改进结构的低成本FIR滤波器实现
2017年
外推补偿技术利用FIR滤波器冲激响应的准周期特性进行系数外推,并将近似误差补偿回去,从而有效降低了多常系数乘法的复杂度,但延时链的增加是其固有特性,3种改进结构通过改变延时链位置来减小其位宽。综合结果表明,改变输入端延时链位置的改进结构能够进一步降低FIR滤波器的硬件实现成本,具有较好的实用性。
徐红叶丰黄朝耿
关键词:FIR数字滤波器ASIC
基于RAG-n算法的低成本FIR滤波器实现被引量:1
2016年
基于FIR数字滤波器多常数乘法的图表示法,利用MATLAB对RAG-n算法进行了实现。通过仿真该算法在大多数情况下都可以高效地解决加法器优化问题,有效降低了FIR滤波器常系数乘法的复杂度。在FPGA上用Verilog HDL语言对优化实例进行了实现,其综合结果表明,该方法可以有效减少逻辑单元的消耗,适用于低成本数字系统设计。
徐红叶丰黄朝耿
关键词:FIR数字滤波器FPGA
共1页<1>
聚类工具0