吴亚平
- 作品数：2 被引量：4H指数：2
- 供职机构：昆明理工大学理学院更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：航空宇航科学技术电子电信更多>>
- 基于FPGA的皮秒计数设计被引量：2
- 2016年
- 在实际的现场可编程门阵列(FPGA)设计中,对纳秒以下的时间计数至今没有很好的方法进行处理。在以往的FPGA实现中,往往采用官方提供的DCM或PLL对时钟信号进行倍频处理。上述方法由于受到硬件资源的约束,用户不能随心所欲地对时钟信号进行多次处理,原因在于器件内部的DCM有限。提出了以IODELA原语为基础的方法进行时间计数设计,采用Verilog HDL硬件描述语言对皮秒进行计数操作,以Xilinx官方的Zedboard开发板和Virtex5开发板、以IODELAY原语与IDELAY原语为基础对纳秒以下的时间进行操作。经过功能仿真与板级验证,成功地实现了对于75ps^4ns(主频250 MHz的频率)的高精度计数功能。皮秒计数的实现,对于时间测量电路中细时间(主频频率<4ns的时间,即75ps^4ns的时间)的生成,以及对于进行FPGA纳秒级别以下的时钟操作产生了巨大且深远的作用。目前,该单元已经成功地应用在了时间测量电路的设计上。
- 唐海峰赵建军吴光敏吴亚平赵恩
- 关键词：现场可编程门阵列原语倍频
- X射线脉冲星导航硬件脉冲轮廓累积研究被引量：2
- 2016年
- 为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的0.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。
- 吴亚平赵建军吴光敏高霞芳唐海峰
- 关键词：脉冲星硬件处理硬件设计信号源
