李优
- 作品数：4 被引量：6H指数：2
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 65nm工艺下基于PCI Express2.0协议的物理编码子层设计被引量：4
- 2013年
- 设计了一种应用于PCI Express2.0协议的物理编码子层,可以与物理媒介连接子层共同构成独立的物理层芯片。本文从面积与功耗方面对8b10b编解码的两种实现方法进行比较;并设计了复位控制器、头字符检测电路、时钟补偿弹性缓冲器、内建自测试等电路。全部电路在SMIC 65nm CMOS工艺下综合,SS工艺角、工作频率500MHz条件下芯片面积为5500μm2,动态功耗为2.74mW。
- 刘奇浩翁惠辉张锋赵建中吕俊盛李优
- 关键词：PCI
- 基于高速串行接口的m序列采样特性研究与应用被引量：1
- 2015年
- m序列由于具有良好的伪随机特性在无线通信、保密通信、码分多址通信(CDMA)中应用十分广泛。通过对m序列采样性质的深入研究,发现当n级m序列的采样频率为f/(2i)时,其采样序列与原序列平移等价,并把这个特性作为采样定理的推论。利用有限域理论和m序列的采样定理证明了它们的本原多项式一致,并利用Model Sim和MATLAB依据m序列串行生成算法分别验证了该推论的正确性。该采样特性应用到高速串行通信芯片的测试中,可以减少测试平台对时钟频率的限制,显著提高测试效率。
- 虞鑫栋赵建中李优张锋
- 关键词：M序列本原多项式有限域采样定理
- 基于PCIE2.0的物理层弹性缓冲器设计被引量：3
- 2014年
- 弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10的弹性缓冲器。该弹性缓冲器应用于PCIE2.0的物理层设计中,并采用SMIC 55nm CMOS工艺实现。芯片测试结果表明,该弹性缓冲器满足PCIE2.0协议的要求,可正常工作于500MHz的时钟频率下,实现恢复时钟与本地时钟的频率和相位补偿,保证了接收器正常接收数据。
- 郑乾晏敏赵建中李优张锋
- 关键词：频率补偿异步FIFO
- 高速串行接口接收端阻抗校正电路设计
- 2015年
- 研究并设计了一款应用于高速串行接口接收端的阻抗自校正电路,用以降低因接收器输入端阻抗不匹配而造成的信号反射,提高信号完整性.阻抗自校正电路采用由比较器和阻抗校正单元组成的数模混合负反馈环路结构,其中阻抗校正单元由有限状态机和接收端电阻阵列的复制单元构成,且电阻阵列由46个相同的电阻单元和一个半权重电阻单元并联组成.仿真验证显示,阻抗自校正电路实现了3%的校正精度,±35%的校正范围,回波损耗(S11)在12.5GHz时小于-15dB.该电路在55nm CMOS工艺设计,面积为218μm×133μm,功耗为7.43mW.
- 虞鑫栋姚穆陈玉虎李优赵建中张锋
- 关键词：高速串行接口数模混合回波损耗
