刘丹
- 作品数：9 被引量：13H指数：3
- 供职机构：北京大学更多>>
- 发文基金：国家高技术研究发展计划云南省省院省校科技合作计划项目更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 新型低功耗320×288 IR ROIC中列读出级的设计被引量：1
- 2007年
- 介绍了320×288红外(IR)读出电路(ROIC)中列读出级的低功耗设计。采用新型的主从两级放大的列读出结构和输出总线分割技术相结合。其中主放大器完成电荷到电压的转换,从放大器完成对输出总线的驱动来满足一定的读出速度,总线分割是把320列分组来减少输出总线上的负载电容。通过spice的仿真可以发现,与传统的列读出级相比,这种新型结构的功耗由原来的47mW降到了现在的6·74mW,节省了80%以上的功耗。
- 刘丹鲁文高陈中建吉利久赵宝瑛
- 关键词：低功耗
- 面向384×288面阵型红外读出电路的低功耗设计(英文)被引量：1
- 2008年
- 介绍了一种面向384×288CMOS面阵性红外读出电路的低功耗设计.针对探测器的特点(输出阻抗约100kΩ,积分电流约100nA),新提出并实现了一种四像素共用BDI的QSBDI(Quad-shareBDI)像素结构.在QSBDI结构中,4个相邻的像素共用一个反馈放大器,从而实现了高注入效率、稳定的偏置、较好的FPN特性和低功耗.另外该384×288读出电路还支持积分然后读出、积分同时读出功能,还有两个可选择的增益以及4种窗口读出模式.128×128的测试读出电路已完成设计、加工和测试.电路使用CSMC0.5μmDPTM工艺流片,测试结果表明在每个子阵列输出的峰峰差异仅为10mV.在4MHz的工作频率下,像素级引入的功耗仅为1mW,芯片的整体功耗也只有37mW,实现了低功耗设计.
- 刘丹鲁文高陈中建吉利久赵宝瑛
- 关键词：IRROIC低功耗
- 一种提供高效带宽分配和低延迟的片上通信仲裁方法(英文)被引量：1
- 2009年
- 提出一种"滑动带宽调整窗口"的仲裁方法,适用于片上网络的路由器、多端口的存储控制器和传统的共享总线。通过该仲裁方法,可以细粒度地设置和动态调整系统的通信带宽分配,从而使系统通信带宽分配和通信延迟维持在合理、稳定且符合系统设计要求的状态。实验表明,相比几种流行的仲裁方法,使用该仲裁方法,实际带宽分配与系统要求之间的差距减少了13%,平均通信延迟减少了37.5%,而且其硬件实现代价对于大中规模的系统芯片是完全可以接受的。
- 陆俊林刘丹佟冬程旭
- 关键词：仲裁带宽分配片上网络系统芯片
- 面向内存访问性能优化的总线仲裁方法
- 2012年
- 访存交易的处理顺序对内存访问的性能有重要影响.同一个SoC设备发出的多个未决交易往往地址连续且读写类型相同.然而,传统的总线仲裁方法导致各个设备发出的未决交易序列交错地发送至内存控制器,而内存控制器访存调度的范围有限,最终导致此类序列通常无法连续地访问内存.为解决此问题,提出一种新型的总线仲裁方法CGH,该方法利用SoC设备通信行为的特征,通过识别同一个SoC设备发出的、行地址和读写类型相同的未决交易序列并让其连续获得仲裁授权,减少内存切换行地址和读写类型的次数;同时,在选择将要授权的未决交易序列时,优先考虑行地址和读写类型与最近授权交易相同的申请,进一步提高访存效率.将CGH仲裁方法应用至北大众志-SKSoC后,系统访存性能提高了21.37%,而总线面积仅增加2.83%.此外,由于行地址切换次数减少,内存的能耗也降低了15.15%.
- 刘丹冯毅佟冬程旭王克义
- 关键词：系统芯片总线仲裁内存控制器
- 新型低功耗128×128红外读出电路设计被引量：3
- 2007年
- 文中介绍了一种新型的128×128红外读出电路中的低功耗设计,包括像素级和列读出级两部分。在像素级设计中,提出了一种新型四像素共用反馈放大器(Quad-Share BufferedInjection,QSBD I)的结构:每个像素的平均功耗为500nW,放大器引入的功耗降低了30%,同时使像素FPN只来源于局部失配。列读出级采用新型主从两级放大列读出结构,其中主放大器完成电荷到电压的转换,从放大器驱动输出总线来满足一定的读出速度。通过SPICE仿真发现,与传统列电荷放大器结构相比,新型结构可节省60%的功耗。
- 刘丹鲁文高陈中建吉利久赵宝瑛
- 关键词：低功耗
- 降低系统芯片中跨时钟域设计和验证复杂度的方法被引量：3
- 2012年
- 在系统芯片设计中,直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大。为了解决这个问题,将跨时钟域设计与功能设计完全分离,在每个通信接口部件中采用独立的、专用的跨时钟域处理模块统一解决跨时钟域信号的传输问题,并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号,将需要处理的跨时钟域信号的数量减少为方向相反的2组。实验结果表明,该方法能够有效降低跨时钟域设计的验证难度和系统芯片的设计复杂度,并且不会明显增加功能部件的传输延迟和面积开销。
- 刘丹冯毅党向磊佟冬程旭王克义
- 关键词：系统芯片通信接口
- 大规模IR ROIC中列读出级的低功耗设计
- 2007年
- 本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.
- 刘丹鲁文高陈中建韩临赵宝瑛吉利久
- 关键词：ROIC低功耗设计
- 面向SoC系统芯片中跨时钟域设计的模型检验方法被引量：5
- 2008年
- 传统方法无法在RTL验证阶段全面验证SoC系统芯片中的跨时钟域设计.为解决此问题,本文首先提出描述亚稳态现象的等价电路实现,用以在RTL验证中准确体现亚稳态现象的实际影响;然后使用线性时序逻辑对跨时钟域设计进行设计规范的描述;为缓解模型检验的空间爆炸问题,进一步针对跨时钟域设计的特点提出基于输入信号的迁移关系分组策略和基于数学归纳的优化策略.实验结果表明本文提出的方法不仅可以在RTL验证阶段有效地发现跨时钟域设计的功能错误,而且可以使验证时间随实验用例中寄存器数量的递增趋势从近似指数级增长减小到近似多项式级增长.
- 冯毅易江芳刘丹佟冬程旭
- 关键词：形式化验证线性时序逻辑
- 新型低功耗QSBDI红外读出电路设计
- 2007年
- 提出了一种新型红外读出电路的像素结构---四像素共用BDI结构(Quad-Share Buffered Direct-Injection:QSBDI)。在这种电路结构中,4个相邻的像素共用一个反馈放大器。在开关的控制下,像素可以实现积分然后读出(ITR)和积分同时读出(IWR)功能。在30μm×30μm的像素面积中,实现了略大于0.9pF的电容和4.2pC的电荷存储能力,平均功耗只有500nW。在实现低功耗的同时,该结构使像素级的固定模式噪声(FPN)只来源于局部的失配,与整个像素阵列的失配无关,从而使得这种像素结构非常适用于大规模2-D读出电路(Readout IC:ROIC)。后续的版图设计以及后仿真也表明这种像素结构是一种非常实用的像素结构。基于该结构的128×128的测试芯片已经设计完成,将在0.5μm工艺下进行流片测试。
- 刘丹鲁文高陈中建吉利久赵宝瑛
- 关键词：低功耗
