您的位置： 专家智库 > >

范轶平

作品数：3 被引量：1H指数：1
供职机构：清华大学更多>>
发文基金：国家重点基础研究发展计划更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 1篇电路
  • 1篇硬件
  • 1篇硬件划分
  • 1篇有限状态机
  • 1篇软硬件
  • 1篇软硬件划分
  • 1篇时序电路
  • 1篇搜索
  • 1篇搜索空间
  • 1篇同步时序电路
  • 1篇状态机
  • 1篇系统软硬件
  • 1篇模拟退火
  • 1篇禁忌搜索
  • 1篇反例
  • 1篇SOC设计
  • 1篇VHDL
  • 1篇VHDL设计
  • 1篇CTL

机构

  • 3篇清华大学

作者

  • 3篇范轶平
  • 2篇洪先龙
  • 2篇贝劲松
  • 2篇边计年
  • 2篇薛宏熙

传媒

  • 1篇计算机应用
  • 1篇计算机辅助设...

年份

  • 2篇2001
  • 1篇2000
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
符号模型判别系统的一种实用反例生成策略被引量：1
2000年
描述一个在模型判别器中实现的实用的反例生成策略。该策略利用电路性质描述语言的特点 ,将所有的“反例”生成算法归结为三种基本的“正例”生成算法。
范轶平贝劲松边计年薛宏熙洪先龙
关键词：CTL
针对同步时序电路VHDL设计的有效模型判别器VERIS
2001年
介绍了一个针对同步时序电路 VHDL 设计的性质验证的解决方案——一个有效的符号模型判别器VERIS.该模型判别器利用同步时序电路设计的特点以及待验证性质的局部性 ,可显著地减少有限状态机 (FSM)的状态空间 ;大大地提高可达性分析和性质验证的速度 ;同时 ,实现了反例生成机制 .实验结果表明 ,与 Deharbe的模型判别器相比 。
范轶平贝劲松边计年薛宏熙洪先龙
关键词：同步时序电路有限状态机VHDL
SOC设计系统软硬件划分算法的研究
范轶平
关键词：软硬件划分模拟退火禁忌搜索
全选 清除 导出
共1页<1>
聚类工具0