您的位置： 专家智库 > >

朱宁

作品数：8 被引量：37H指数：3
供职机构：清华大学更多>>
发文基金：“九五”国家科技攻关计划国家自然科学基金更多>>
相关领域：电子电信自动化与计算机技术理学更多>>

合作作者

文献类型

  • 8篇中文期刊文章

领域

  • 6篇电子电信
  • 2篇自动化与计算...
  • 1篇理学

主题

  • 7篇电路
  • 5篇功耗
  • 3篇CMOS
  • 2篇电路设计
  • 2篇数字电路
  • 2篇逻辑电路
  • 2篇集成电路
  • 2篇功耗分析
  • 1篇循环码
  • 1篇延时
  • 1篇遗传算法
  • 1篇有限状态机
  • 1篇时序逻辑
  • 1篇时序逻辑电路
  • 1篇识别电路
  • 1篇通信
  • 1篇通信系统
  • 1篇嵌入式
  • 1篇嵌入式内核
  • 1篇专用集成电路

机构

  • 8篇清华大学

作者

  • 8篇朱宁
  • 8篇周润德
  • 7篇羊性滋
  • 2篇葛元庆
  • 1篇梁松海
  • 1篇尚笠

传媒

  • 3篇清华大学学报...
  • 3篇微电子学
  • 1篇电子学报
  • 1篇微电子学与计...

年份

  • 2篇2000
  • 3篇1999
  • 2篇1998
  • 1篇1997
共 8 条 记 录，以下是 1-8
全选 清除 导出
排序方式：
几种循环码识别电路的分析与设计被引量：1
1997年
介绍了几种在通信应用中可能遇到的循环码识别电路的设计。它们可以用于识别输入码元中出现的任意循环码或者特定的循环码。
朱宁葛元庆周润德羊性滋
关键词：循环码电路设计通信系统
CMOS数字电路功耗分析及其应用被引量：3
1998年
讨论了有关ＣＭＯＳ数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系，并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法。最后，提出了两个用于低功耗逻辑综合的基本定理。
朱宁周润德羊性滋
关键词：逻辑综合CMOS数字电路IC
调整晶体管尺寸优化CMOS电路的一种全局方法
1999年
随着集成电路特征线宽的不断缩小以及相应的电路密度和工作频率的增加，功耗已经成为超大规模集成电路设计中除面积和延时外另一个需要重点考虑的问题。在电路设计阶段可以通过调整晶体管尺寸（ｒｅｓｉｚｉｎｇ）改善电路的延时及功耗参数。原先的方法仅是对各个晶体管单独进行调整，只能达到局部极小。因此采用了一种基于关键路径的全局ｒｅｓｉｚｉｎｇ方法，通过同时调整关键路径上的多个单元尺寸，进一步改善了电路的延时功耗积。另外，通过在节点权重中引入延时、面积和功耗参数，在ｒｅｓｉｚｉｎｇ过程中实现了电路各项性能之间的折衷。将此算法集成到ＳＩＳ电路设计环境中，对一些Ｂｅｎｃｈｍａｒｋ电路的实验结果表明，此方法具有一定的优化效果。
朱宁周润德羊性滋
关键词：SIS
CMOS 组合逻辑电路的功耗分析研究
1998年
功耗分析是低功耗逻辑综合的一个重要步骤。ＣＭＯＳ组合逻辑电路的功耗分析由于电路节点之间存在相关性而变得复杂。采用两两相关的方法对电路内部节点的相关性进行建模，并且对相关性进行划分强弱分别进行处理，从而提高了计算的精度。同时为了降低计算的空间复杂度，对电路采用了按逻辑深度分级计算的方法，使计算的复杂度并不与电路规模直接相关。对ＩＳＣＡＳ’８５基本测试电路（ｂｅｎｃｈｍａｒｋ）的实验结果说明此方法可以有效地用于较大规模的组合逻辑电路的功耗分析。
朱宁周润德羊性滋
关键词：组合逻辑电路CMOS功耗分析ULSI
应用遗传算法进行低功耗状态编码被引量：4
2000年
本文研究了用遗传算法进行有限状态机 (FSM)的低功耗状态编码问题 .基于FSM的概率模型 ,对编码空间进行并行搜索 ;通过在适应性度量中引入面积和状态翻转信息 ,实现了面积和功耗之间的折衷 .对一些FSM的实际测试表明此方法平均能达到 2 0 %的功耗优化 .
朱宁周润德羊性滋
关键词：遗传算法有限状态机
CMOS时序逻辑电路功耗估计的一种新方法
1999年
MOS时序逻辑电路由于存在时序反馈环，使功耗分析变得相当复杂。文章提出了一种采用电路化简加速功耗估计的方法。对ISCAS’89和ISCAS’93基本测试电路的实验结果表明，此方法具有较好的计算精度和较短的计算时间。
朱宁周润德羊性滋
关键词：时序逻辑电路功耗估计SMOS数字电路逻辑电路
80C51微处理器嵌入式内核的设计研究被引量：13
2000年
采用高层综合的方法设计出80C51微处理器嵌入式内核,并在1.2μm工艺线上完成了投片实验,获得了满意的结果。
尚笠葛元庆周润德朱宁梁松海
关键词：微处理器嵌入式内核专用集成电路
CMOS集成电路设计中的功耗优化技术被引量：16
1999年
对近年来发展起来的ＣＭＯＳ（互补型金属－氧化物－半导体）集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法，并且对在各个层次上功耗优化所能达到的功耗改善的极限以及可改进的潜力作了进一步的探讨。
朱宁周润德羊性滋
关键词：CMOS集成电路功耗优化集成电路
全选 清除 导出
共1页<1>
聚类工具0