您的位置: 专家智库 > >

章乐

作品数:4 被引量:13H指数:3
供职机构:中国电子科技集团公司第三十二研究所更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 3篇期刊文章
  • 1篇会议论文

领域

  • 4篇自动化与计算...

主题

  • 3篇片上系统
  • 3篇RAPIDI...
  • 2篇硬件
  • 2篇硬件集成
  • 2篇嵌入式
  • 2篇嵌入式系统
  • 2篇接口
  • 2篇RAPIDI...
  • 1篇低压差
  • 1篇低压差分信号
  • 1篇信号
  • 1篇硬件接口
  • 1篇软件接口
  • 1篇接口设计
  • 1篇可编程片上系...
  • 1篇基于FPGA
  • 1篇编程
  • 1篇SOPC
  • 1篇FC
  • 1篇差分

机构

  • 3篇华东计算技术...
  • 1篇中国电子科技...
  • 1篇中国人民解放...

作者

  • 4篇章乐
  • 3篇柴小丽
  • 2篇李雅静
  • 2篇倪明
  • 2篇施春辉
  • 1篇宋慰军
  • 1篇史卫民

传媒

  • 3篇计算机工程
  • 1篇华东计算技术...

年份

  • 1篇2011
  • 1篇2010
  • 2篇2008
4 条 记 录,以下是 1-4
排序方式:
基于SoPC的前端RapidIO接口设计被引量:3
2011年
针对现代高性能嵌入式系统高速RapidIO信号接入的应用需求,提出一种基于可编程片上系统(SoPC)的前端RapidIO接口设计方案,以VirtexII Pro现场可编程门阵列芯片为核心,利用RapidIO IP核等库资源及硬件编程实现RapidIO接口、低压差分信号图像接口、RS422控制接口间的信息转发逻辑。该方案能够提高信息采集和输出的时效性。
施春辉柴小丽宋慰军章乐
关键词:可编程片上系统RAPIDIO协议低压差分信号
一种基于RapidIO接口的嵌入式系统被引量:7
2008年
针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证。给出硬件结构图及关键部分的设计思路。采用逻辑仿真与物理仿真证明了方案的有效性。
章乐李雅静倪明柴小雨
关键词:RAPIDIO片上系统硬件集成
一种基于RapidIO接口的嵌入式系统
针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出...
章乐李雅静倪明柴小丽
关键词:嵌入式系统片上系统硬件集成硬件接口软件接口
文献传递
基于FPGA的RapidIO-FC转接桥设计被引量:5
2010年
概要:针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。
史卫民施春辉柴小丽章乐
关键词:RAPIDIO协议
共1页<1>
聚类工具0