您的位置: 专家智库 > >

张杰

作品数:3 被引量:4H指数:2
供职机构:中国电子科技集团公司第三十八研究所更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 3篇芯片
  • 1篇信号
  • 1篇信号完整性
  • 1篇扫描测试
  • 1篇自测试
  • 1篇物理设计
  • 1篇芯片验证
  • 1篇内建自测试
  • 1篇可测性
  • 1篇可测性设计
  • 1篇边界扫描测试
  • 1篇SERDES
  • 1篇SOC芯片
  • 1篇VMM
  • 1篇布局规划

机构

  • 3篇中国电子科技...

作者

  • 3篇张杰
  • 2篇孙大成
  • 1篇孙立宏

传媒

  • 3篇中国集成电路

年份

  • 3篇2012
3 条 记 录,以下是 1-3
排序方式:
基于VMM统一验证平台的Serdes芯片验证被引量:2
2012年
本文基于VMM验证平台,介绍了高速串行收发器芯片的验证方法。文章首先简要介绍了Serdes芯片和VMM验证方法,然后搭建了Serdes芯片的VMM统一验证平台,并从测试激励产生、寄存器读写控制、覆盖率自动统计、断言验证及覆盖率收敛等几个方面详细阐述了Serdes芯片的验证过程。最后给出了验证结果和测试报告。
张杰孙立宏
关键词:SERDESVMM
一款百万门级SOC芯片的可测性设计被引量:1
2012年
本文介绍了一款基于65nm工艺的数字处理芯片的可测性设计,采用了边界扫描测试,存储器内建自测试和内部扫描测试技术。这些测试技术的使用为该芯片提供了方便可靠的测试方案,实验结果表明该设计的测试覆盖率符合工程应用要求。
孙大成张杰
关键词:可测性设计边界扫描测试内建自测试扫描测试
65nm工艺下百万门级芯片的物理设计被引量:2
2012年
随着集成电路工艺的发展,集成电路后端物理设计变得越来越复杂,遇到了很多新的挑战。本文介绍了一款65nm工艺百万门级芯片的物理设计过程,论述了在布局规划、电源网络规划、时钟树设计、信号完整性、可制造性设计等方面的解决方案,提出了设计方法学上的改进,提高了后端物理设计效率和芯片的良率。
张杰孙大成
关键词:布局规划物理设计信号完整性
共1页<1>
聚类工具0