您的位置： 专家智库 > >

邹文辉

作品数：1 被引量：1H指数：1
供职机构：西华师范大学电子信息工程学院更多>>
发文基金：四川省教育厅科学研究项目更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇数字锁相
  • 1篇数字锁相环
  • 1篇锁相
  • 1篇锁相环
  • 1篇相位
  • 1篇相位误差
  • 1篇模块化
  • 1篇模块化设计
  • 1篇基于FPGA
  • 1篇VHDL语言

机构

  • 1篇西华师范大学

作者

  • 1篇肖顺文
  • 1篇李怡琳
  • 1篇易欢
  • 1篇邹文辉

传媒

  • 1篇乐山师范学院...

年份

  • 1篇2016
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
基于FPGA的快速数字锁相环实现被引量：1
2016年
根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步误差等优点。同时采用模块化设计,使得各个功能模块具有独立性强,修改方便等特点。仿真结果表明:信号经过锁相环以后,能够很快地进入锁定状态并且具有很小的相位误差。
杨湲肖顺文邹文辉易欢李怡琳
关键词：VHDL语言模块化设计相位误差
全选 清除 导出
共1页<1>
聚类工具0