蒋欣
- 作品数：7 被引量：21H指数：2
- 供职机构：中航工业西安航空计算技术研究所更多>>
- 发文基金：中国航空科学基金更多>>
- 相关领域：电子电信自动化与计算机技术航空宇航科学技术更多>>
- PCI总线硬件故障容错技术研究被引量：2
- 2016年
- 由于PCI总线属于并行总线,在数据传输的过程中,可能出现某个PCI设备故障或者无法产生响应信号,导致整个PCI总线系统瘫痪。为了解决这一难题,采用FPGA实现PCI总线硬件故障容错技术,保证PCI总线在总线设备偶发故障或者设备无响应信号情况下,能够恢复PCI总线传输功能,并有效地屏蔽故障的PCI设备。
- 蒋欣唐超白晨
- 关键词：PCI总线硬件故障容错技术数据传输
- 基于硬件和固件相结合的掉电保护策略的应用被引量：3
- 2015年
- 提出一种基于硬件和固件相结合的掉电保护策略在固态电子盘模块中的应用方案。主要以电源检测为掉电保护策略的启动中心,续流模块(储能单元)和固态电子盘模块主控器(内嵌高性能CPU)为硬件平台。主控器的固件基于FPGA内嵌PowerPC软核平台用于控制NandFlash数据的存储。通过电源检测监控系统电源的电压或电流产生物理激励信号,将整个固态电子盘模块的供电切换到续流模块,同时启动主控器动态调整NandFlash的读写策略,保证掉电瞬间能够最大程度地保护固态电子盘模块存储单元文件系统的完整性和一致性。测试结果表明,该应用方案具有较高的可靠性。
- 蒋欣张伟栋韩振国张锐
- 关键词：主控制器掉电保护
- 基于FPGA的可反馈式同步串行通信技术被引量：1
- 2015年
- 为了实现可反馈式高速同步串行总线设计,提出基于FPGA使用硬件描述语言(HDL)和利用串行通信的本身电气特性设计出可反馈式电路,实现高可靠、高速率的同步串行总线通信方法。在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高LRM(现场可更换单元)级之间总线速率提供参考。
- 蒋欣蔡明张伟栋刘博
- 关键词：FPGA串行总线LVDS
- 双处理器间容错控制技术
- 2022年
- 针对双处理器的协同处理问题,文中提出一种基于FPGA的容错控制技术,并将其应用于双处理器系统共管模式。将处理器及其相关资源的故障分为4种情况进行讨论,综合运用故障模式响应、状态监控和控制、动态故障判断、仲裁控制和资源重配置等方法实现故障的检测、屏蔽和切换。该方案具有体积小、功耗低、可靠性高的特点。最后,以人为干预的形式采取相应的物理手段,分别向模块注入外部故障,通过计算系统切换时间来验证容错控制器的切换成功率和切换效率,并分析其对系统的影响。
- 蒋欣张亦姝刘晓栋韩强
- 关键词：CPU容错控制控制器设计
- 基于FPGA的处理器间高精度时钟同步通信机制被引量：1
- 2016年
- 为了保证嵌入式设备运行的稳定性和可靠性,都会应用双余度的CPU来共同管理硬件资源,协调任务调度和处理CPU的高速外设接口数据,因此,该文介绍一种在具有高效数字时钟管理器的FPGA上产生高精度、高稳定度时钟同步信号,用来保证CPU间的精确同步通信,达到高效的公共资源管理、合理的任务调度以及相互比对的数据计算。
- 蒋欣唐超白晨
- 关键词：同步通信处理器时钟信号
- 双处理器间的同步串口通信机制软件实现方法
- 2022年
- 传统处理器间实现同步通信通常采用FPGA和同步时钟两种方式,前者存在FPGA与处理器集成度不高的问题,导致硬件设计的复杂度加剧;后者同步时钟设计复杂,系统会产生很大的软件开销。针对上述处理期间同步通信产生的不利问题,利用PowerPC系列处理器P2010的两个独立控制的UART控制器实现系统间的互联通信,同时配合软件约定的数据帧定义、缓冲区控制和握手机制,完成了一个数据处理模块上两个P2010处理器间的同步通信机制,减少了数据处理模块硬件电路设计的复杂度,增加了处理器间协调工作的途径,加强了数据处理模块使用的灵活性。相较于传统的同步通信方法,在不增加硬件成本和软件时间开销的同时提高了处理器间传输的稳定性和可靠性。
- 蒋欣刘晓栋张亦姝韩强
- 关键词：同步时钟同步通信硬件配置
- 基于FC总线协议和FTP协议的通用化FPGA配置方法被引量：14
- 2015年
- 现场可编程逻辑门阵列(FPGA)在机载设备、通信设备等众多领域广泛应用,但是基于本地开发环境的JTAG接口更新FPGA配置数据已经难以满足相关工程的需求。在此介绍基于FC总线协议和FTP协议的FPGA配置方法,该方法既能够满足机载航电设备的现场可更换模块(LRM)中的FPGA动态远程更新,又能支持调试测试的静态本地配置,使得FPGA的调试和升级更加通用化、智能化。
- 蒋欣程博张伟栋段小虎
- 关键词：FTPFPGA配置
