您的位置: 专家智库 > >

王世中

作品数:7 被引量:9H指数:2
供职机构:西安航空计算技术研究所更多>>
发文基金:国防科技技术预先研究基金中国航空科学基金国家科技重大专项更多>>
相关领域:自动化与计算机技术建筑科学更多>>

文献类型

  • 6篇期刊文章
  • 1篇会议论文

领域

  • 6篇自动化与计算...
  • 1篇建筑科学

主题

  • 2篇总线
  • 1篇电路
  • 1篇硬件
  • 1篇软硬件
  • 1篇时钟
  • 1篇事务
  • 1篇数据传输
  • 1篇同步电路
  • 1篇主机
  • 1篇主机接口
  • 1篇网络
  • 1篇网络协议
  • 1篇链路层
  • 1篇流文件
  • 1篇内存
  • 1篇接口
  • 1篇控制器
  • 1篇寄存器
  • 1篇PCIE
  • 1篇VM

机构

  • 4篇西安航空计算...
  • 3篇中航工业西安...
  • 3篇西安翔腾微电...

作者

  • 7篇田泽
  • 7篇王世中
  • 3篇王宣明
  • 2篇吴晓成
  • 1篇李哲
  • 1篇许宏杰
  • 1篇王婷
  • 1篇王纯委
  • 1篇张骏
  • 1篇郭蒙
  • 1篇张荣华
  • 1篇郑斐
  • 1篇徐文进
  • 1篇王治
  • 1篇魏美荣

传媒

  • 4篇计算机技术与...
  • 2篇航空计算技术
  • 1篇第十七届计算...

年份

  • 1篇2021
  • 2篇2020
  • 2篇2016
  • 2篇2013
7 条 记 录,以下是 1-7
排序方式:
基于UVM实现时间同步电路的功能验证被引量:5
2013年
时间同步电路模块是某款在研网络通信SoC芯片的核心IP之一,为通信网络子系统之间提供精准的时间同步功能,因此对其功能正确的验证具有重要意义。如果采用传统的定向测试方法对其验证将很难遍历到所有情况,而采用受约束的随机测试、基于覆盖率驱动的UVM验证方法学,能大量减小验证激励的开发项,有效穷举要验证的功能点。文中介绍了基于UVM验证方法学验证平台设计实现的过程,经过仿真验证和覆盖率的统计分析,证明采用该方法能高效地检查出设计的缺陷,减少了验证花费的时间。
王世中田泽吴晓成张荣华王治王纯委
一种基于GPU的主机接口设计与验证被引量:1
2020年
对于性能要求极高的GPU核,为了解决其与CPU进行高速数据通信的需求,设计了一种基于PCIe DMA为核心的高速主机接口,峰值通信速率可达16 Gb/s(x4),实现了寄存器通路以使CPU对GPU内核寄存器配置,实现了DMA通道以使CPU与GPU内核间高速进行图形数据传输;因设计复杂、规模大、要求主机接口模型能模拟CPU行为,采用UVM标准化验证架构实现其虚拟仿真平台,实现了与C交互的DPI接口以使软件激励模拟CPU的行为,该平台高效、可重用并具有良好的鲁棒性,经过性能仿真统计DMA数据传输有效带宽完全满足高速数据传输的需求,且性能稳定。
王世中田泽田泽许宏杰张骏
关键词:GPU主机接口PCIE
一种eFPGA配置电路的设计与验证
2020年
基于集成在SoC中的eFPGA需要上电后进行配置,为了配置的灵活性,设计了一种既支持片上总线在线配置eFPGA,也支持板级配置芯片对eFPGA配置的电路。在线配置方式由软件控制外部存储器接口从片外FLASH指定地址,将预先烧入的配置数据流文件读取并加载到eFPGA中,实现从SelectMap 8位配置模式,保留了片外配置芯片配置方式,支持串行、8位SelectMap并行主从配置模式。电路结构简单,通用性强,通过仿真验证了功能正确。
王世中田泽田泽王宣明
一种基于UVM加快功能验证收敛的方法被引量:2
2016年
功能验证是IC设计最重要的步骤之一。随着设计复杂度的增加,定位缺陷成本也日益增加,许多设计验证团队将相当一部分精力放在高效验证过程开发上。文中以航电CNI系统主机接口模块功能验证为例,采用基于统一覆盖率验证管理技术、UVM验证技术、接口时序断言监控技术,分别从验证计划制定、平台搭建、验证管理与验证结果分析等方面,介绍一种新型的基于统一覆盖率加速功能验证收敛的闭环验证方法。结合UVM验证方法学和断言技术,详细论述构建一种高效率可重用、快速收敛的验证平台的过程。
徐文进田泽王世中王宣明
关键词:VM
基于PLB4总线的DDR3控制器的设计与优化被引量:2
2016年
内存是计算机系统的信息存储部件,主设备与内存间信息交换的速度是影响系统性能的关键因素。PLB总线是IBM提出的嵌入式总线标准,用于主设备与片内存储以及PCIE、DMA、SRIO等高速设备的互联,在So C设计中使用广泛。该项目中DDR3作为从设备挂接到PLB4总线上,而选用的DDR3控制器IP核基于HIF接口,使用该IP核需要设计一套简单高效的总线桥逻辑,以满足系统访存性能要求。文中提出一种基于PLB4总线接口的DDR3控制器的设计方案,通过对数据流、控制流进行深入分析,采用请求合并、多级流水、数据预测、地址与控制信息复用、读数据乱序处理等方式,对访存效率影响较大的总线桥进行了速度和面积优化。仿真证明,优化后访存性能得到显著提升。
李哲田泽王世中郑斐
关键词:内存
IEEE-1394a串行总线链路层IP关键技术研究与实现
EE1394串行总线技术作为一种数据传输的标准,具有高速、灵活和可扩展性等特点,已经被越来越多的电子设备所使用.本文通过研究IEEE-1394a串行总线链路层的关键技术,描述了IEEE-1394a链路层IP的实现及验证....
吴晓成田泽王世中何嘉文
关键词:串行总线链路层网络协议数据传输
一种1394总线事务层功能验证关键技术研究
2021年
事务层协议处理模块是1394总线某款在研网络通信SoC芯片的核心器件,负责总线各节点上层应用软件与链路层之间读、写请求和锁定请求关键事务通信。为有效模拟软硬件在宿主机芯片上工作交互的复杂场景,该文从分析事物层系统级功能分析出发,重点研究芯片内部软硬件激励程序的执行效率和软硬件验证程序运行过程所占的比重,提出一种基于UVM的1394总线事务层系统级功能验证方案,给出了该方案的虚拟验证策略与方法,包括虚拟验证平台组件、工作原理和平台架构设计,并对其中关键验证组件进行详细介绍。最后,通过仿真验证和收集覆盖率分析,该方案不仅有效满足事务层系统级验证总体需求,灵活完成1394协议解析,还可以为今后1394总线相关SoC、ASIC设计提供通用虚拟验证平台。
魏美荣田泽田泽王宣明
共1页<1>
聚类工具0