陈黎明
- 作品数：29 被引量：23H指数：3
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种存储器低功耗优化方法及其应用
- 2010年
- 根据在特定的VLSI系统中存储器读写地址以自然顺序连续变化为主的特点,提出一种基于折叠与数据打包的结构变换方法,通过减少存储器访问次数实现功耗优化。在SMIC 0.13μm工艺条件下进行分析,结果表明:该方法以较小的面积开销,即可使功耗降低约50%。基于此方法进行优化,设计了一种适用于CMMB系统的低功耗LDPC译码器。分析表明,在面积仅分别增大1.2%和6.0%的前提下,该LDPC译码器功耗分别降低21%和33%。
- 于增辉黑勇郭琨李新泽陈黎明
- 关键词：存储器VLSI折叠结构数据打包LDPC译码器
- 一种超低功耗医用设备的自动增益控制环路
- 本发明公开了一种超低功耗医用设备的自动增益控制环路。其中，可变增益放大器在逻辑判决及增益控制逻辑模块的调控下，将麦克风输出的信号调整至固定的信号幅度范围；固定增益放大器将麦克风输出噪声信号放大固定增益，满足静音模式下后级...
- 陈铖颖黑勇陈黎明蒋见花
- 文献传递
- 基于低功耗ASIP的循环缓存的设计被引量：2
- 2011年
- 针对ASIP处理器的低功耗设计要求,提出了多段式的循环缓存结构.该结构与原有的循环缓存结构相比,提高了缓存存储器的利用率.本设计通过减少对主存储器的读操作和缓存存储器的写操作的方式来降低程序存储器的功耗.在SMIC的0.13μm工艺条件下,将该结构应用于助听器处理器中,并进行功耗验证.分析表明,该方法以较小的面积开销,最高可将存储器的功耗降低大约50%,有效的降低程序存储器的功耗.
- 胡锦李新泽黑勇于增辉陈黎明
- 关键词：存储器低功耗
- 快速高效无损图像压缩系统的低功耗硬件实现被引量：5
- 2014年
- 针对快速高效无损图像压缩系统(FELICS)中,Golomb-Rice编码k参数选取增加系统复杂度和限制系统吞吐量的问题,依据基于上下文的图像压缩理论,采用JPEG-LS中的序列参数估计方法,研究了限长Golomb-Rice编码。给出了面向超大规模集成电路(VLSI)实现的低功耗快速高效无损图像压缩系统。VLSI-oriented FELICS简化了k参数的选取,提高了系统的吞吐率;针对贝尔图像格式的算法扩展提高了FELICS算法对Bayer图像的压缩效果。在SMIC 0.13μm工艺条件下,基于该方法完成了面向低功耗胃窥镜的VLSI设计。当系统工作在25 MHz,图像数据时钟为24 MHz时,编码每帧图像的功耗仅为11.15μW,VGA图像的吞吐率可以达到60 f/s。
- 薛金勇黑勇陈黎明
- 关键词：吞吐量超大规模集成电路低功耗
- 可编程上电复位系统
- 本发明公开了一种可编程上电复位电路系统，该系统包括低压差线性稳压器、RC振荡器、分压稳压器、模数转换器以及计数器控制和判决逻辑模块；所述低压差线性稳压器将电池电压转换成受控电路所需要的电源电压，并将所述电源电压输出至所述...
- 范军陈黎明黑勇
- 文献传递
- 编码方法及装置、图像压缩方法及系统
- 本发明公开了一种用于实时无损图像压缩的Golomb-Rice编码方法及装置、和FELICS图像压缩方法及系统。该Golomb-Rice编码方法包括：设置参数k为满足公式N*2<Sup>k</Sup>≥A的最小非负整数，其...
- 薛金勇黑勇徐欣锋陈黎明
- 文献传递
- 多通道数字助听器算法及低功耗VLSI设计被引量：3
- 2012年
- 改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和噪声谱的帧间相关性,改进了传统的多子带谱相减算法,使之在硬件实现时便于并行运算,同时不影响消噪性能.最后,综合采用多种低功耗设计方法,在SMIC的130nm工艺条件下,完成了基于上述算法的多通道数字助听器VLSI设计.后仿结果表明,该设计总功耗仅为228μW.
- 于增辉黑勇陈黎明徐欣锋吴兆胜
- 关键词：数字助听器多通道听力补偿噪声消除低功耗
- 助听器多通道宽动态范围压缩的低功耗硬件实现被引量：3
- 2012年
- 多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将信号的平均能量直接映射为线性刻度的增益,完全避免了非线性运算.并且,该方法采用合适的表格区间划分达到较小的误差;对查表结果进行递归平滑,抑制增益波动的同时,可灵活调整启动时间和释放时间.仿真表明,该方法得到的增益与直接计算的结果比较吻合,且波动较小.此外,因无需对I/O曲线作分段线性的约束,使该方法具有较大的配置灵活性.在SMIC的0.13μm工艺条件下,基于该方法完成了32通道WDRC的VLSI设计并流片.实测结果表明,该设计的功耗仅为19.2μW.
- 于增辉黑勇薛金勇于伽陈黎明周玉梅
- 关键词：数字助听器多通道低功耗硬件实现VLSI
- 随机测试程序发生器的设计与实现被引量：2
- 2012年
- 随机测试程序生成技术是当前处理器功能验证中一项重要的支撑技术.本设计面向一种专用指令集处理器FlexEngine,在指令集模型建立时,按功能分类,实现对处理器关键单元的选择性测试;引入ISS对指令执行的动态数据分析,增加了寄存器数据范围监控、死循环预警等指令约束.实验结果表明,本设计的选择性测试功能,能够在3000条程序的测试长度下,对关键模块达到超过90%的覆盖率,有效提高了测试效率.
- 于伽黑勇陈黎明
- 一种亚阈值SRAM存储单元
- 本发明提供了一种亚阈值SRAM存储单元，包括：基本电路、单元数据读出电路、预放管电路以及改进的斯密特反相器；其中，基本电路的输出端(QB)连接单元数据读出电路的输入端，单元数据读出电路的输出端与预放管电路的输出相连，连接...
- 黑勇蔡江铮陈黎明
- 文献传递
